Dr William PENSEC

PENSEC William

28 ans

Saint-Étienne (42000) - Laboratoire Hubert Curien - Université Jean Monnet

• 09/2025 -

Maître de Conférences : Section 61 - Université de Montpellier rattaché à Polytech Montpellier - UMR CNRS 5506 - Laboratoire d'Informatique, de Robotique et de Micro-électronique de Montpellier (LIRMM) - Équipe ADAC - Montpellier.

• 10/2024 - 08/2025

Postdoctorat en Informatique : Évaluation de la sécurité des implémentations FPGA de réseaux neuronaux - Université Jean Monnet, UMR CNRS 5516, Laboratoire Hubert Curien (LabHC) - Équipe SESAM - Saint-Étienne.

• 10/2021 - 09/2024 / Soutenance : 19 décembre 2024

Thèse de Doctorat en Informatique : Extension de la Protection des Processeurs Contre les Menaces Physiques et Logicielles par la Sécurisation du Mécanisme DIFT Contre les Attaques par Injections de Fautes - Université Bretagne Sud, UMR CNRS 6285, Lab-STICC - Lorient - Label Européen - https://hal.science/tel-04862037/.

• 2019 - 2021

Master Informatique, spécialité Logiciels pour les Systèmes Embarqués (LSE) - Université de Bretagne Occidentale - Brest.

• 2015 - 2019

Licence Informatique (Informatique : Fondements et Applications) - Université de Bretagne Occidentale - Brest.

• 2014 - 2015

Première Année Commune aux Études de Santé (PACES) - Université de Bretagne Occidentale - Brest.

• 2014

Obtention du Baccalauréat, série S-SVT, option ISN (Informatique et Sciences du Numérique) - Lycée de Cornouaille - Quimper.

• Encadrement :
  • 2022 : Co-Encadrement d'un étudiant de M2 en projet sur : Implémentation d’un processeur RISC-V sur une cible FPGA
  • 2022 : Co-Encadrement d'un stagiaire de M1 sur : Attaque physique sur cible FPGA

• Informatique :
  • Programmation logicielle : C, C++, Java, JavaScript, Android, Python, Bash, TCL, AADL, Ada, Visual Basic
  • Programmation matérielle : VHDL, System Verilog, FPGA, Suite Vivado HLS, Assembleur, RISC-V, LiteX
  • Gestion de projets : GitHub
  • Web : HTML, CSS, php, BootStrap, WordPress
  • Gestion des données : MySQL, JSON, YAML, XML
  • Systèmes d'exploitation : Linux, Windows
  • Micro-contrôleur : Arduino, Raspberry Pi, Zedboard Zynq-7000, Basic 3, ChipWhisperer, STM32
• Langues :
  • Français : langue maternelle
  • Anglais : B2
  • Italien : A2+
  • Espagnol : Bac / A2

• 2023 - Università della Svizzera italiana (Suisse, Lugano)
  • Mobilité internationale dans le cadre de mon Doctorat - Doctorant invité - SystemVerilog, Python - Mai 2023 à Septembre 2023
• 2021 - UBO (Lab-STICC)
  • Coopération de drones dans un système hétérogène - Stagiaire - Java, C++, ModBus, Raspberry Pi - Avril 2021 à Août 2021
• 2020 - UBO (Lab-STICC)
  • Simulation d'un drone avec capteurs GPS et Accéléromètre en C++ - Stagiaire - C++, Java, Framework CARES - Mai 2020 à Juin 2020
• 2019 - UBO (Lab-STICC)
  • Classification des requêtes d'Entrées/Sorties pour l'optimisation de l'accès aux fichiers sur un système embarqué - Stagiaire - R, Linux, Bash - Juin 2019 à Juillet 2019
• 2019 - UBO OpenFactory
  • Modélisation de la position du tram de Brest en temps réel - Stagiaire - Arduino, C, Raspberry Pi, Python, JSON, PHP, HTML, Linux - Avril 2019 à Juin 2019
• 2018 - UBO OpenFactory
  • Station Météo Connectée - Stagiaire - Arduino, WiFi, Serveur - Mai 2018 à Juillet 2018

• Sport : Natation (club et loisir), vélo, sports nautiques (kayak, bateau, plongée bouteille)
• Hobbies : Voyages (France, Italie, Espagne), Jeux vidéos, Films et séries, Lecture, Musique